Hector Arturo Florez Fernandez
SISTEMAS DIGITALES
EDICIONES DE LA U
Páginas: 224
Formato: 17 x 24 cm
Peso: 0.38 kgs.
ISBN: 978-958762190-7
Encuadernación: TAPA SUAVE
Año de edición: 2014
Colección:
Se ofrece al lector una exposición clara y suficiente de, los conceptos básicos de los sistemas digitales combinacionales y secuenciales, además, presenta conceptos básicos de microprocesadores. En este documento se puede obtener el conocimiento y habilidad necesaria para resolver diseños de electrónica digital con base en los fundamentos del mimo; el documento evidencia una exposición de los conceptos de la misma forma en que estos han venido evolucionando. Con base en ello, es importante tener en cuenta que cada uno de los conceptos presentados depende ampliamente de los conceptos anteriores. De esta forma se llega a la comprensión total de cada uno de los temas.
La lógica combinacional, trata dispositivos con una característica fundamental que consiste en que cada salida de un circuito lógico depende totalmente de la combinación lógica de entrada que se le aplique. Dentro de estos dispositivos están los sumadores, codificadores multiplexores entre otros. La lógica secuencial, trata dispositivos en donde su salida depende de una señal digital temporizada que se obtiene a través de un oscilador digital que actúa a una frecuencia deseada. Esta característica permite que los dispositivos lógicos secuenciales adquieran la capacidad de almacenamiento de información. Dentro de estos dispositivos están los contadores, registros, memorias entre otros.
Tabla de contenido
1. Sistemas numéricos
1.1. Sistema decimal
1.2. Sistema binario
1.3. Sistema octal
1.4. Sistema hexadecimal
1.5. Código BCD
1.6. Código GRAY
1.7. Conversión entre sistemas
1.7.1. Conversión Decimal-Binario
1.7.2. Conversión Binario-Decimal
1.7.3. Conversión Decimal-Octal
1.7.4. Conversión Octal-Decimal
1.7.5. Conversión Decimal-Hexadecimal
1.7.6. Conversión Hexadecimal-Decimal
1.7.7. Conversión Binario-Octal
1.7.8. Conversión Octal-Binario
1.7.9. Conversión Binario-Hexadecimal
1.7.10. Conversión Hexadecimal- Binario
1.8. Complemento a 1 y complemento A 2
1.8.1. Complemento a 1
1.8.2. Complemento a 2
1.9. Operaciones aritméticas de diferentes sistemas
1.9.1. Suma en Binario
1.9.2. Suma en Octal
1.9.3. Suma en Hexadecimal
1.9.4. Resta en Binario
1.9.5. Resta en Octal
1.9.6. Resta en Hexadecimal
1.9.7. Multiplicación en Binario
1.9.8. División en Binario
1.10. Ejercicios propuestos
2. Compuertas lógicas
2.1. Compuerta not
2.2. Compuerta and
2.3. Compuerta or
2.4. Compuerta nand
2.5. Compuerta nor
2.6. Compuerta or exclusiva
2.7. Compuerta nor exclusiva
2.8. Diseño mediante compuertas logicas
2.9. Ejercicios propuestos
3. Algebra de Boole
3.1. Operaciones booleanas
3.1.1. Adición Booleana
3.1.2. Multiplicación Booleana
3.2. Leyes del algebra de Boole
3.3. Ley conmutativa
3.3.1. Ley asociativa
3.3.2. Ley distributiva
3.4. Reglas del algebra de Boole
3.5. Teoremas de de Morgan
3.5.1. Aplicación de los teoremas de De Morgan
3.6. Simplificación mediante el álgebra de Boole
3.7. Mapas de karnaugh
3.7.1. Mapa de Kamaugh de tres variables
3.7.2. Mapa de Kamaugh de cuatro variables
3.7.3. Minimización de suma de productos mediante un mapa de Kamaugh
3.7.4. Simplificación de suma de productos mediante el mapa de Kamaugh
3.7.5. Simplificación de suma de productos usando Tabla de Verdad
3.7.6. Condiciones indiferentes o valores No importa
3.8. Ejercicios propuestos
4. Lógica combinacional
4.1. Sumador básico
4.2. Sumador completo
4.3. Sumador completo de 4 bits
4.4. Sumador completo en cascada
4.5. Restador de 4 bits
4.6. Comparadores
4.6.1. Comparador de 4 bits
4.6.2. Comparador de 4 bits en cascada
4.7. Conversores de código
4.7.1. Conversor Binario-Gray
4.7.2. Conversor Binario-BCD
4.8. Decodificadores / demultiplexores
4.8.1. Decodificador/Demultiplexor 2-4
4.8.2. Decodificador/Demultiplexor 3-8
4.9. Decodificador manejador
4.9.1. Decodificador Manejador Ánodo Común
4.9.2. Decodificador Manejador Cátodo Común
4.10. Decodificador manejador en cascada
4.11. Codificadores
4.11.1. Codificador Decimal BCD
4.11.2. Codificador Decimal BCD con prioridad
4.12. Multiplexores
4.12.1. Multiplexor 4-1
4.12.2. Multiplexor cuádruple 2-1
4.13. Unidad aritmética y lógica
4.14. Aplicaciones de circuitos combinacionales
4.14.1. Sumador Restador de 4 bits
4.14.2. Multiplicador de 4 bits
4.14.3. Multiplexación para dos displays
4.14.4. Multiplexación para cuatro displays
4.15. Ejercicios propuestos
5. Lógica secuencial
5.1. Elementos básicos de almacenamiento
5. l. 1. Latches
5.1.1.1. LatchS-R
5.1.1.2. Latch e-Sv r-R
5.1.1.3. Circuito Antirrebote
5.1.1.4. Latch S - R con Habilitación
5.1.1.5. Latch D con Habilitación
5.1.2. Flip- Flops
5.1.2.1. Circuito Detector de Flancos
5.1.2.2. Flip-Ftop D
5.1.2.3. Flip-Flop J-K
5.1.2.4. Flip-Flop J-K con entradas asíncronas
5.1.3. Temporizador 555
5.1.3.1. Temporizador 555 configurado como aestable
5.1.4. Divisor de Frecuencia
5.2. Contadores
5.2.1. Contador Asíncrono
5.2.1.1. Contador Asíncrono Binario de 2 bits
5.2.1.2. Contador Asincrono Binario de 4 bits
5.2.1.3. Contador Asíncrono BCD
5.2.1.4. Contador Asíncrono Binario de 4 bits descendente
5.2.1.5. Contador Asíncrono Binario de 4 bits ascendente I descendente
5.2.2. Contador Síncrono
5.2.2.1. Contador Síncrono Binario de 2 bits
5.2.2.2. Contador Síncrono Binario de 4 bits
5.2.2.3. Contador Síncrono Binario de 4 bits Descendente
5.2.3. Contador Síncrono Ascendente Descendente
5.2.4. Diseño de Contadores Síncronos
5.2.4.1. Diseño de Contador Síncrono BCD
5.2.4.2. Diseño de Contador Síncrono con Secuencia Aleatoria
5.2.5. Contadores en Cascada
5.3. Registros
5.3.1. Registros con Entrada y Salida en Paralelo
5.3.2. Registros de Desplazamiento con Entrada y Salida en Serie
5.3.3. Registros de Desplazamiento con Carga en Paralelo
5.3.4. Registros de Desplazamiento en Cascada
5.4. Ejercicios propuestos
6. Memorias
6.1. Lectura y escritura
6.1.1. Operación de escritura
6.1.2. Operación de lectura
6.2. Memorias de solo lectura ROM
6.2.1. ROM Básica
6.2.2. PROM
6.2.3. EPROM
6.2.4. UVPROM
6.2.5. EEPROM
6.3. Memorias de acceso aleatorio RAM
6.3.1. Arquitectura de RAM Estática (SRA M)
6.4. Expansión de memorias
6.4.1. Expansión de longitud de palabra
6.4.2. Expansión de capacidad de almacenamiento o tamaño
6.5. Ejercicios propuestos
7. Fundamentos de microprocesadores
7.1. Arquitecturas de computadores
7.1.1. Arquitectura Von Newman
7.1.2. Arquitectura Harvard
7.2. Arquitectura de microprocesadores
7.2.1. Partes del microprocesador
7.2.1.1. Unidad Aritmética y Lógica (ALU)
7.2.1.2. Unidad de Registros
7.2.1.3. Unidad de Control
7.2.2. Instrucciones
7.2.2.1. Arquitectura CISC y RISC
7.3. Microprocesador de 8 BITS Intel 8085
7.3.1. Arquitectura del microprocesador INTEL 8085
7.3.2. Modos de direccionamiento
7.3.2.l. Direccionamiento Implicado
7.3.2.2. Direccionamiento por Registro
7.3.2.3. Direccionamiento Inmediato
7.3.2.4. Direccionamiento Directo
7.3.2.5. Direccionamiento Indirecto
7.3.3. Set de instrucciones
7.3.4. Instrucciones de transferencia de datos
7.3.5. Instrucciones aritméticas
7.3.6. Instrucciones lógicas
7.3.7. Instrucciones de bifurcación
7.3.8. Instrucciones de pila, entrada/salida y de control
7.3.9. Programación del microprocesador INTEL 8085
7.3.9.1. Programa de suma hexadecimal
7.3.9.2. Programa de suma decimal usando puertos
7.4. Ejercicios propuestos
Bibliografía
Glosario de términos
